TERMIUM Plus^®

Record 1,  Textual support,  English

Record number: 1, Textual support number: 1 DEF

A PLD(programmable logic device) comprising an array of logic cells surrounded by input-output cells, and in which the interconnections to be established between input and output ports are stored in memory cells, and [in which] reconfiguration during design is possible by introducing new data into the memory cells for controlling gate switching states.  3, record 1, English, - field%20programmable%20gate%20array

Record 1,  Textual support,  French

Record number: 1, Textual support number: 1 DEF

Circuit composé d'un ensemble de cellules ou blocs électroniques dont les interconnexions sont programmables.  5, record 1, French, - matrice%20pr%C3%A9diffus%C3%A9e%20programmable%20par%20l%27utilisateur

Record 1,  Textual support,  Spanish

Record number: 1, Textual support number: 1 CONT

[...] las FPGA [...] son circuitos lógicos programables directamente por el usuario, lo cual requiere de herramientas de costo relativamente bajo, como lo son el software de desarrollo y el dispositivo grabador.  3, record 1, Spanish, - matriz%20de%20puertas%20l%C3%B3gicas%20programable%20en%20campo

Record 2,  Textual support,  English

Record number: 2, Textual support number: 1 CONT

There are quite a few ways to program an FPGA [field programmable gate array]. The most common would be direct programming, indirect programming, and processor programming.... Indirect programming is where there is a PROM [programmable read-only memory] chip attached to the FPGA...  1, record 2, English, - indirect%20programming

Record 2,  Textual support,  French

Record 2,  Textual support,  Spanish

Record 3,  Textual support,  English

Record number: 3, Textual support number: 1 DEF

A logic component that can be assembled together with other IP blocks and custom circuitry to implement a given system in ASIC [application-specific integrated circuit] or FPGA [field-programmable gate array] technology.  3, record 3, English, - intellectual%20property%20block

Record number: 3, Textual support number: 1 CONT

IP blocks are a fundamental concept for the electronic design automation (EDA) industry, as they represent the basic unit for reuse.  3, record 3, English, - intellectual%20property%20block

Record 3,  Textual support,  French

Record number: 3, Textual support number: 1 DEF

Ensemble électronique dont l'utilisation pour la conception de circuits intégrés est protégée par les règles de la propriété intellectuelle.  1, record 3, French, - bloc%20de%20propri%C3%A9t%C3%A9%20intellectuelle

Record number: 3, Textual support number: 1 OBS

Un bloc de propriété intellectuelle peut notamment être décrit sous une forme logique, à l'aide d'un schéma électrique ou de manière topologique.  1, record 3, French, - bloc%20de%20propri%C3%A9t%C3%A9%20intellectuelle

Record number: 3, Textual support number: 2 OBS

bloc de propriété intellectuelle; BPI; bloc de PI : termes, abréviation et définition publiés au Journal officiel de la République française le 1er avril 2015.  3, record 3, French, - bloc%20de%20propri%C3%A9t%C3%A9%20intellectuelle

Record 3,  Textual support,  Spanish

Record 4,  Textual support,  English

Record number: 4, Textual support number: 1 DEF

A gate array in which elementary gates are distributed all over the chip without using any specific routing channels.  2, record 4, English, - sea%20of%20gates

Record 4,  Textual support,  French

Record number: 4, Textual support number: 1 DEF

Matrice prédiffusée dans laquelle les portes élémentaires sont réparties sur toute la surface de la puce sans utiliser de canaux de routage spécifiques.  2, record 4, French, - mer%20de%20portes

Record 4,  Textual support,  Spanish

Record 5,  Textual support,  English

Record number: 5, Textual support number: 1 CONT

Gate Array. A type of ASIC [Application-Specific Integrated Circuit] in which the transistors, gates, and other active circuit elements are fixed on a wafer called a "master slice".  2, record 5, English, - master%20slice

Record 5,  Textual support,  French

Record number: 5, Textual support number: 1 DEF

Rondelle de silicium sur laquelle les transistors et résistances sont déja diffusés.  2, record 5, French, - circuit%20mosa%C3%AFque

Record number: 5, Textual support number: 1 OBS

Il ne reste plus qu'à les interconnecter entre eux à la demande pour la rondelle en fonction de la logique désirée.  2, record 5, French, - circuit%20mosa%C3%AFque

Record number: 5, Textual support number: 1 CONT

Circuit mosaïque [...]. On part d'une mosaïque de composants disposés régulièrement sur la surface du circuit; les niveaux de diffusion sont communs à plusieurs circuits [...], mais les niveaux de métallisation permettent une personnalisation du circuit par une interconnexion entre composants spécifiques des fonctions à réaliser [...]  2, record 5, French, - circuit%20mosa%C3%AFque

Record 5,  Textual support,  Spanish

Record 6,  Textual support,  English

Record number: 6, Textual support number: 1 CONT

While the shift gate in data mode propagates a single bit into an SRL chain, the set pulse is used to assist the array access on the chips and to control the CGC [clock-generation chip].  2, record 6, English, - set%20pulse

Record 6,  Textual support,  French

Record 6,  Textual support,  Spanish

Record number: 6, Textual support number: 1 DEF

Impulso que tiene la propiedad de establecer o activar un bit.  2, record 6, Spanish, - impulso%20de%20mando

Record 7,  Textual support,  English

Record number: 7, Textual support number: 1 DEF

An integrated logic circuit including a programmable input gate array of AND gates and a non-programmable output array of OR gates.  1, record 7, English, - programmable%20array%20logic%20circuit

Record number: 7, Textual support number: 1 OBS

Programmable array logic of the capabilities of field programmable logic arrays but are simpler to be programmed by a PROM programmer.  1, record 7, English, - programmable%20array%20logic%20circuit

Record 7,  Textual support,  French

Record number: 7, Textual support number: 1 DEF

Circuit logique intégré comportant une matrice prédiffusée programmable de portes ET en entré et une matrice prédiffusée non programmable de portes OU en sortie.  1, record 7, French, - circuit%20PAL

Record number: 7, Textual support number: 1 OBS

Les circuits PAL possèdent une grande partie des possibilités des réseaux logiques programmables par l'utilisateur tout en étant plus simples à programmer grâce à l'emploi d'un programmateur de mémoires mortes programmables.  1, record 7, French, - circuit%20PAL

Record 7,  Textual support,  Spanish

Record 8,  Textual support,  English

Record number: 8, Textual support number: 1 OBS

Philips has now combined the speed and low power of Schottky TTL and the high packing density of I2L in a new type of logic structure called integrated Schottky logic(ISL). This new technology has been used in the 8A1200 gate array which is masked to customers’ requirements. The array contains 52 Schottky buffers for high fan-out, 36 I/O cells and 1144 gates.  1, record 8, English, - integrated%20Schottky%20logic

Record 8,  Textual support,  French

Record number: 8, Textual support number: 1 OBS

Philips est parvenu à associer la vitesse et la faible consommation d'une logique transistor-transistor Schottky et la densité d'implantation élevée de la technologie I2L dans un nouveau type de structure logique appelé logique Schottky intégrée (ILS). Cette nouvelle technologie est utilisée pour la porte 8A1200 qui correspond aux besoins des usagers. Cet ensemble contient 52 mémoires tampons Schottky assurant un facteur pyramidal de sortie élevé, 36 unités d'entrée-sortie et 1144 portes.  1, record 8, French, - logique%20int%C3%A9gr%C3%A9e%20de%20Schottky

Record 8,  Textual support,  Spanish